Les équipes du CEA-List travaillent à la conception de nouvelles architectures de composants, à base de chiplets, pour les systèmes numériques embarqués de demain et pour le calcul de très haute performance (HPC). La recherche inclut les études sur les infrastructures de communication entre les chiplets. Le CEA-List contribue, par ailleurs, aux travaux de la communauté du matériel libre sur ces sujets.
Une tendance actuelle en micro-électronique est au remplacement des gros composants monolithiques où tout le système est intégré sur une puce (System-on-Chip ou SoC) par des structures de composants modulaires à base de micro-puces interconnectées, appelées « chiplets ».
Du fait de la complexité de leurs architectures, les composants SoC deviennent en effet très compliqués et onéreux à concevoir et à fabriquer. Ils répondent alors de moins en moins aux besoins du marché, a fortiori aux segments de petite et moyenne production.
A contrario, les chiplets, prévus pour réaliser des fonctions élémentaires, sont de petites dimensions et donc plus simples à fabriquer. Surtout, ils peuvent être ré-utilisés, par assemblage, par d’autres composants. Ce qui permet d’envisager une mutualisation des coûts.
La contrepartie de cette flexibilité est la nécessité de concevoir des systèmes de communication entre chiplets d’un même composant pour réagréger les calculs et recouvrir l’homogénéité fonctionnelle de la puce. Il s’agit, par exemple, d’organiser la communication pour assurer la cohérence entre les mémoires cache des différents chiplets.
Ce programme de recherche sur les architectures vise à concevoir le partitionnement de ce type d’architectures hétérogènes pour des systèmes embarqués. Le CEA-List s’appuie pour cela sur sa maîtrise de toute la chaîne de conception des chiplets (quel que soit leur agencement, placés côte à côte ou superposés) et sur son savoir-faire dans la conception d’infrastructures de communication ultrarapides – qu’elles soient électriques (network on chip ou NoC) ou photonique (optical network on chip ou ONoC). Son expertise dans la conception de circuits spécifiques à forte valeur ajoutée est un autre pilier du programme.
En savoir plus : Vers de nouveaux transistors (Architectures 3D , Le nouvel enjeu énergétique) Les défis du CEA – 246
Le monde du calcul intensif (HPC – High Performance Computing) est un précurseur en matière d’architectures à base de chiplets. Pour atteindre leurs puissances actuelles (de l’ordre de 1018 opérations en virgule flottante par seconde), les plus gros supercalculateurs ont dû rompre avec la structure monolithique de leurs milliers de processeurs. Ils se sont tournés vers des architectures modulaires, plus efficaces sur le plan énergétique et plus économiques.
C’est pour répondre aux besoins de cet univers, que les équipes du CEA-List et du CEA-Leti ont initialement travaillé sur les architectures à base de chiplets. Dans le cadre du projet européen ExaNoDe, elles ont ainsi démontré INTACT, une architecture de circuit composé de 6 chiplets superposés.
Pour en savoir plus : télécharger le flyer
Membre de la Fondation Risc-V et de l’OpenHW Foundation, le CEA-List contribue à la dynamique de l’innovation autour du matériel libre en Europe. Il met une partie des résultats de ses recherches à la disposition de la communauté afin d’accélérer les développements de systèmes numériques de haute performance construits autour d’architectures matérielles ouvertes.
Ces succès en matière de R&D ouvrent la voie aux processeurs hétérogènes qui permettront de réaliser des superordinateurs de niveau exascale. Nous avons démontré que la co-optimisation d'architectures avancées avec des technologies d'intégration 3D permet d'atteindre le niveau de performance de calcul et de bande passante requis pour le HPC.
